

# Themen für die Prüfung

# Vorlesung 1A



Digitaldesignflow – als Info

#### Vorlesung 1B



- Disjunktive Normalform (z.B. Komparator)
- Absorptionsregeln
- (X & Ai) | X = X
- (X & Ai) | (X & !Ai) = X
- NAND/NOR mit Schaltern und Widerständen
- Inverter
- 8-bit Addierer, Funktionsweise, Summe, Übertrag
- Kombinatorische, Sequenzielle Schaltungen Unterschied
- Beispiel Timer
- Unterschied Flip-Flop/Latch
- Flip-Flop/Latch Realisierung mit Kondensatoren und Schaltern



- NMOS
- Wann leitet ein NMOS, was ist die Schwellespannung
- Einfache Schaltungen mit MOSFETs
- NMOS / PMOS Unterschiede
- NMOS Inverter mit Pullup Widerstand
- PMOS Inverter mit Pulldown Widerstand
- RTL Logikfamilie Vor- und Nachteile
- CMOS Inverter Vorteile
- Herleitung von CMOS-Inverter Kennlinie
- NMOFET Kennlinie, Bereiche (z.B. Sättigung), Formel und Parameter, Unterschied PMOS/NMOS (z.B. Mobilität von Ladungsträgern)
- Nichtlinearität von Kennlinie Folgen, Logische Pegeln
- Geschwindigkeit des Inverters (Wovon hängt die Geschwindigkeit ab?)
- Layout des Inverters Skizze. Unterschied INV1/INV2
- Taktbaum: Optimierung von Inverterketten



- Die wichtigsten Booleschen Funktionen von zwei Variablen
- NAND, NOR, EXNOR
- Wahrheitstabellen dieser Funktionen
- Realisierung von AND/OR/EXOR (... + Inverter)
- EXNOR mit AND/OR Realisierung
- Umwandlung NOR in NAND
- EXOR mit NAND (Realisierung)
- CMOS Gatter:
- CMOS NAND, NOR, EXNOR
- NOR/NAND mit mehreren Eingängen
- Multiplexer mit 2 Eingängen Realisierung mit NANDs
- Gated Inverter
- Multiplexer mit Gated Invertern
- EXNOR aus Multiplexer
- Multiplexer mit mehreren Eingängen/Dekoder
- Analog- Digitalmultiplexer Unterschied
- Demultiplexer



- Multiplexer/Demultiplexer als Baumstruktur
- Latch und Flip-Flop Funktionsweise/Unterschied
- Statische Speicherzelle Funktionsweise/positive Rückkopplung/Arbeitspunkt
- Latch basiert auf einem Multiplexer
- CMOS Flip-Flop
- CMOS Flip-Flop mit Reset
- TTL-, ECL-, Neuromorphic- oder Quanten-Gatter (nicht für Prüfung)



- VERILOG-Sprache
- Wichtig:
- "Reg" und "wire" (Seite 6)
- Unterschied zwischen Blocking- und Nonblocking-Assignment (Seite 12)
- Kontinuierliche Zuweisungen (Seite 15)
- Code eines Zählers (Seite 18)
- Testbench und Taktgenerator (Seite 21)
- Code eines Flipflops mit synchronem und asynchronem Reset (Seite 28)
- Einige Regeln: Seite 29
- Andere Seiten als Info

## Vorlesung 5 (Teil 1)



- Kodierer
- Verwendung von Karnaugh Tabellen auf einem einfachen Beispiel z.B. Y = DCBA + DCB!A + D!CBA D!CB!A
- Glitch/Karhanugh Tabelle, Design von Glitch-freien Schaltungen
- Grey Code Idee, Verwendung, Realisierung mit einem Binärzähler (Prinzip)

## Vorlesung 5 (Teil 2)



- Zustandsmaschinen
- Typen (Moore Mealy)
- Beispiel Timer Zustandsdiagram, Funktionsweise
- Ab Seite 21 nur als Info

# Vorlesung 6 – Teil 1 (Setup)



- Setup und Hold Zeit
- Ursachen, Folgen, Maßnahmen

# Vorlesung 6 – Teil 2 (Synthese)



nur als Info



- Addition von binären Zahlen Prinzip
- Volladdierer/Halbaddierer Tabelle, Realisierung mit Logischen Funktionen Schieberegister, Struktur, Anwendungen, mögliche Probleme
- Seiten 6 21 (Implementierung vom Volladdierer) als Info
- Pipelining
- LSFR Zähler, Zahl von Zuständen, Funktionsweise
- Pseudo Random Sequenz Zähler, Eigenschaften, Länge der Sequenz
- Ripple Zähler Funktionsweise
- Synchroner Binärzähler, Implementierung mit Halbaddierern (Enable und Reset) Maximale Taktfrequenz
- BCD Zähler
- Schneller Binärzähler
- Gräy Zähler (Seiten 41 46 als Info)
- Scrambler



- Chip zu Chip serielle Datenübertragung Möglichkeiten
- Serialisierer Blockschaltbild
- Clock-Divider Blockschaltbild
- Edge Detektor Blockschaltbild
- PLL Hauptteile
- Phasenkomparator Blockschaltbild, Funktionsweise
- Spannungsgesteuerter Ringoszillator Schaltplan, Funktionsweise
- LC Oszillator Schaltplan, Funktionsweise
- Ladungspumpe Blockschaltbild
- Stabilität
- Seiten ab 63 als Info



- Speicherstruktur (Addressen, Bitlininen)
- SRAM Transistorschaltung, Funktionsweise, Precharge, Sense-Amplifier DRAM – Transistorschaltung, Funktionsweise, Refresh
- Permanente Speicher mit Transistoren Funktionsweise (Veränderung von Schwellen)
- EEPROM Funktionsweise (Floating Gate)
- FeRAM nur Info

## Vorlesung Place and Route



- Schritte (s. Seite 3)
- Andere Seiten als Info
- TODO für I. Peric: Text